2.4.180486的引腳信號(hào)

　　80486共有168條引腳，引腳信號(hào)定義。

　　下面對(duì)主要引腳信號(hào)的功能做簡(jiǎn)要說(shuō)明。

　　1.地址總線

　 　A31～A2和BE3～BE0（字節(jié)允許信號(hào)，低電平有效）構(gòu)成32位地址總線，可尋址4GB的內(nèi)存空間和64KB的I/O空間。尋址存儲(chǔ)器時(shí)，由 A31～A2尋址4個(gè)1GB的存儲(chǔ)體，這4個(gè)1GB的存儲(chǔ)體分別與4個(gè)字節(jié)D31～D24、D23～D16、D15～D8和D7～D0對(duì)應(yīng)，每個(gè)存儲(chǔ)體分 別由字節(jié)允許信號(hào)BE3～BE0選通，當(dāng)BEi（i0～3）有效時(shí)，相應(yīng)的字節(jié)才能進(jìn)行讀/寫(xiě)操作。尋址I/O空間時(shí)，只有A15～A2和 BEi（i0～3）有效。

　　2.數(shù)據(jù)總線

　　D31～D0：32位雙向數(shù)據(jù)總線，可以傳輸8位、16位和32位的數(shù)據(jù)。

　　3.數(shù)據(jù)奇偶校驗(yàn)

　　DP3～DP0：數(shù)據(jù)奇偶校驗(yàn)，雙向。DP3～DP0分別對(duì)應(yīng)32位數(shù)據(jù)中字節(jié)3～字節(jié)0的校驗(yàn)位。

　　PCHK：奇偶校驗(yàn)錯(cuò)，輸出，低電平有效。該信號(hào)有效時(shí)，表示CPU在上一個(gè)讀周期采樣的數(shù)據(jù)奇偶校驗(yàn)出錯(cuò)。

　　4.數(shù)據(jù)總線寬度控制

　　BS8：8位數(shù)據(jù)總線寬度定義，輸入，低電平有效。該信號(hào)有效時(shí)，規(guī)定數(shù)據(jù)總線中只有8位是有效的，支持8位的數(shù)據(jù)傳輸。

　　BS16：16位數(shù)據(jù)總線寬度定義，輸入，低電平有效。該信號(hào)有效時(shí)，規(guī)定數(shù)據(jù)總線中只有16位是有效的，支持16位的數(shù)據(jù)傳輸。

　　5.總線周期定義

　　W/R：寫(xiě)/讀周期，輸出。高電平表示寫(xiě)周期，低電平表示讀周期。

　　M/IO：存儲(chǔ)器/IO訪問(wèn)，輸出。高電平表示訪問(wèn)存儲(chǔ)器，低電平表示訪問(wèn)I/O端口。

　　D/C：數(shù)據(jù)/控制周期，輸出。高電平表示數(shù)據(jù)傳送周期，低電平表示指令代碼傳送周期。

　　LOCK：總線鎖定，輸出，低電平有效。該信號(hào)有效，表示當(dāng)前的總線周期被鎖定，此時(shí)，80486獨(dú)占系統(tǒng)總線。該信號(hào)由LOCK指令前綴設(shè)置或關(guān)鍵存儲(chǔ)器操作時(shí)自動(dòng)鎖定。

　　PLOCK：偽鎖定，輸出，低電平有效。當(dāng)該信號(hào)有效時(shí)，表明CPU需要多個(gè)總線周期才能完成傳輸。

　　6.總線控制

　　ADS：地址選通，輸出，低電平有效。該信號(hào)有效時(shí)地址總線上輸出的信號(hào)有效。

　　RDY：就緒，輸入，低電平有效。該信號(hào)有效時(shí)，指示現(xiàn)行總線周期已經(jīng)完成。

　　7.突發(fā)控制

　　BRDY：突發(fā)就緒，輸入，低電平有效。作用與RDY相同。由BRDY信號(hào)結(jié)束的周期稱(chēng)為突發(fā)周期。

　　BLAST：突發(fā)結(jié)束，輸出，低電平有效。該信號(hào)有效時(shí)，表示下一個(gè)BRDY信號(hào)輸入時(shí)，突發(fā)周期已經(jīng)結(jié)束。

　　8.中斷控制

　　INTR：可屏蔽中斷請(qǐng)求，輸入，高電平有效。

　　NMI：非屏蔽中斷請(qǐng)求，輸入，上跳沿有效。

　　9.總線仲裁

　　HOLD：總線請(qǐng)求，輸入，高電平有效。該信號(hào)由另一個(gè)總線主控設(shè)備產(chǎn)生，請(qǐng)求CPU讓出總線的控制權(quán)。

　　HLDA：總線請(qǐng)求響應(yīng)，輸出，高電平有效。該信號(hào)是對(duì)HOLD信號(hào)的應(yīng)答，表示CPU已讓出總線的控制權(quán)。

　　BREQ：內(nèi)部總線請(qǐng)求，輸出，高電平有效。當(dāng)該信號(hào)有效時(shí)，指示CPU內(nèi)部已提出一個(gè)總線請(qǐng)求，CPU正在控制總線。

　　BOFF：強(qiáng)制CPU放棄系統(tǒng)總線，輸入，低電平有效。當(dāng)CPU接收到該信號(hào)時(shí)，便立即放棄對(duì)系統(tǒng)總線的控制權(quán)，并使其引腳浮空。

　　10.高速緩存行無(wú)效周期

　　AHOLD：地址保持請(qǐng)求，輸入，高電平有效。該信號(hào)決定地址線A31～A4是否接受地址輸入。此信號(hào)在高速緩存無(wú)效周期時(shí)有效。

　　EADS：外部地址有效，輸入，低電平有效。在詢(xún)問(wèn)期間該信號(hào)表示地址總線A31～A4上的地址信號(hào)有效。CPU將其讀入后，在片內(nèi)Cache中尋找該地址，若找到，則執(zhí)行Cache行無(wú)效周期，使片內(nèi)Cache中的該行數(shù)據(jù)無(wú)效。

　　11.頁(yè)面高速緩存控制

　　PWT：頁(yè)通寫(xiě)控制，輸出，高電平時(shí)規(guī)定當(dāng)前頁(yè)為通寫(xiě)方式，低電平時(shí)規(guī)定當(dāng)前頁(yè)為回寫(xiě)方式。由于80486片內(nèi)Cache規(guī)定為通寫(xiě)方式，所以PWT信號(hào)只對(duì)外部Cache有效。它反映CR3、頁(yè)目錄項(xiàng)或頁(yè)表項(xiàng)中PWT位的狀態(tài)。

　　PCD：頁(yè)高速緩存禁止，輸出，高電平時(shí)禁止在頁(yè)Cache中進(jìn)行緩存，低電平時(shí)允許頁(yè)Cache進(jìn)行緩存。它反映CR3、頁(yè)目錄項(xiàng)或頁(yè)表項(xiàng)中PCD位的狀態(tài)。

　　12.高速緩存控制

　　KEN：高速緩存允許，輸入，低電平有效，用于決定周期長(zhǎng)度。該信號(hào)有效時(shí)，CPU執(zhí)行Cache行填充周期。