當(dāng)然在了解了一些內(nèi)存的基本情況后，我們來看看一些我們常見的同內(nèi)存有關(guān)的術(shù)語：

時鐘周期

時鐘周期是一個時間的量，一般規(guī)定10納秒(ns)為一個時鐘周期。時鐘周期表示了SDRAM所能運行的最高頻率。更小的時鐘周期就意味著更高的工作頻率。對于PC100規(guī)格的內(nèi)存來說，它的運行時鐘周期應(yīng)該不高于10納秒。納秒與工作頻率之間的轉(zhuǎn)換關(guān)系為：1000/時鐘周期=工作頻率。例如，標稱10納秒的PC100內(nèi)存芯片，其工作頻率的表達式就應(yīng)該是1000/100 = 100MHZ，這說明此內(nèi)存芯片的額定工作頻率為100MHZ。目前市場上一些質(zhì)量優(yōu)秀的內(nèi)存通�？梢怨ぷ髟诒阮~定頻率高的頻率下，這為一些喜歡超頻的朋友帶來了極大的方便。例如KingMAX的PC133內(nèi)存，此類內(nèi)存多采用8納秒的芯片，相對于其100MHZ的頻率來說，頻率提高的余地還很大，許多用戶都可以讓它們工作在133MHZ甚至更高的頻率下。能不能超頻使用很大程度上反應(yīng)了內(nèi)存芯片以及PCB板的質(zhì)量。不過，僅僅憑借時鐘周期來判斷內(nèi)存的速度還是不夠的，內(nèi)存CAS的存取時間和延遲時間也在一定程度上決定了內(nèi)存的性能。

存取時間

現(xiàn)在讓我們來看看內(nèi)存的存取時間。首先應(yīng)該澄清一個事實：目前大多數(shù)的SDRAM芯片的存取時間多為5、6、7、8或10納秒，這個“納秒”與上面所說的時鐘周期中的“納秒”不是一回事，它們分別表示了不同的意義。比如以前紅極一時的HY PC100內(nèi)存的芯片，其顆粒一般都標注“-7J”或“-7K”的字樣。有些人誤將它理解為內(nèi)存的時鐘周期。其實，這里(電腦自動關(guān)機)的-7J或-7K代表的是內(nèi)存的存取時間為7納秒而并不是時鐘周期為7納秒。當(dāng)內(nèi)存的存取時間為7納秒時，它的時鐘周期仍然是10納秒，工作頻率也為100MHZ。因此，在購買的時候請不要將芯片上的存取時間和時鐘周期相混淆。對于HY的PC100規(guī)格的條子來說，-7J或-7K才是合格的產(chǎn)品。而對于HY的PC133規(guī)格的內(nèi)存條來講，-75和-T-H才是合乎規(guī)范的。

CAS的延遲時間

內(nèi)存的CAS延遲時間和存取時間之間有著密切的聯(lián)系。首先解釋一下什么是內(nèi)存的CAS延遲時間。所謂CAS延遲時間，就是指內(nèi)存縱向地址脈沖的反應(yīng)時間。CAS延遲時間是在一定頻率下衡量支持不同規(guī)范內(nèi)存的重要標志之一。在Intel公司的PC100內(nèi)存技術(shù)白皮書中指出：“符合PC100標準的內(nèi)存芯片應(yīng)該以CAS Latency(以下簡稱CL)=2的情況穩(wěn)定工作在100MHZ的頻率下。”CL=2所表示的意義是此時內(nèi)存讀取數(shù)據(jù)的延遲時間是兩(電腦沒聲音)個時鐘周期當(dāng)CL=3時。內(nèi)存讀取數(shù)據(jù)的延遲時間就應(yīng)該是三個時鐘周期，因此，這“2”與“3”之間的差別就不僅僅局限于“1”了，而是1個時鐘周期。工作在相同頻率下的同種內(nèi)存，將CL設(shè)置為2會得到比3更優(yōu)秀的性能(當(dāng)然你的內(nèi)存必須支持CL=2的模式)。為了使主板正確地為內(nèi)存設(shè)定CAS延遲時間，內(nèi)存生產(chǎn)廠商都將其內(nèi)存在不同工作頻率下所推薦的CAS延遲時間記錄在了內(nèi)存PCB板上的一塊EEPROM上，這塊芯片就是我們所說的SPD。當(dāng)系統(tǒng)開機時，主板BIOS會自動檢測SPD中的信息并最終確定是以CL=2還是CL=3來運行。為了準確地評價內(nèi)存的綜合性能，我們要將上面所說的三個概念結(jié)合起來。對于PC133的內(nèi)存而言，當(dāng)CL=3的時候，tCK(System clock cycle time即內(nèi)存時鐘周期，由外頻所決定。一般地，可認為TCK=1/F.F為工作時的外頻。例如，系統(tǒng)在100MHz外頻下工作時，TCK=1/100MHz=10ns)的數(shù)值要小于10納秒、tAC(Access time from CLK)要小于6納秒。這樣才符合PC100標準。而當(dāng)CL=2的時候，tCK的數(shù)值只要為10納秒就可以符合標準。這是為什么呢其原因就在于同一條內(nèi)存，當(dāng)CL的設(shè)置不同時，內(nèi)存的tCK值并不是唯一的，同樣，tAC的值也是不太可能相同的。所以，對于內(nèi)存的總延遲時間，我們可以用這樣一個式子來表示：總延遲時間=時鐘周期X CL值+存取時間。我們以HY的內(nèi)存做例子。HY的PC100內(nèi)存，其時鐘周期為10納秒，當(dāng)工作在100MHZ時，內(nèi)存的CL值為2，它的存取時間為7納秒，因此，總延遲時間就是10X2+7=27納秒。對于內(nèi)存而言�？傃舆t時間是反應(yīng)內(nèi)存速度最直接的指標。

封裝形式

封裝形式也就是內(nèi)存芯片的引腳形式，目前主流的封裝形式主要有以下幾種：

BLP:英文全稱為Bottom Leaded Plastic(底部引出塑封技術(shù))是新一代封裝技術(shù)中的佼佼者，其芯片面積與填充裝面積之比大于1：1.1，符合CSP(Chip Size Package)填封裝規(guī)范。不僅高度和面積極小，而且電氣特性得到了進一步的提高，制造成本也不高，廣泛用于SDRAMRDRAMDDR等新一代內(nèi)存制造上。

TinyBGA:英文全稱為Tiny Ball Grid Array(小型球柵陣列封裝)，其芯片面積與封裝面積之比不小于1：1.14，是KingMax的專利，屬于BGA封裝技術(shù)的一個分支。

TSOP II:英文全稱為Thin Small Outline Package(薄型小尺寸封裝)，目前廣泛應(yīng)用于SDRAM內(nèi)存的制造上，但是隨著時間的推移和技術(shù)的進步，TSOP II已越來越不適用于高頻、高速的新一代內(nèi)存。

DRAM封裝技術(shù)從最早的DIP、SOJ提高到TSOP的形式。從現(xiàn)在主流SDRAM的模組來看，除了勝創(chuàng)科技(KingMAX)首創(chuàng)的TinyBGA技術(shù)和樵風(fēng)科技首創(chuàng)的BLP封裝模式外，絕大多數(shù)還是采用TSOP的封裝技術(shù)。采用TinyBGA封裝的內(nèi)存大小是TSOP封裝內(nèi)存的三分之一，也就是說，同等空間下TinyBGA封裝可以將存儲容量提高三倍。此外，TinyBGA封裝內(nèi)存不但體積小，同時也更薄，其金屬基板到散熱體的最有效散熱路徑僅有0.36mm，大大提高了內(nèi)存芯片在長時間運行后的可靠性，同時其線路阻抗大大減小，芯片速度也隨之得到大幅度的提高。

隨著DDR、RDRAM的陸續(xù)推出，內(nèi)存頻率提高到了一個更高的水平http://www.xsyzj.cn，TSOP封裝技術(shù)漸漸有些力不從心了，難以滿足DRAM設(shè)計上的要求。從Intel力推的Rambus來看，采用了新一代的μBGA封裝形式，相信未來DDR等其他高速DRAM的封裝也會采取相同或不同的BGA封裝方式。而SDRAM架構(gòu)(PC133、DDR)的低成本優(yōu)勢及廣泛的應(yīng)用領(lǐng)域會使其繼續(xù)占據(jù)一定的市場份額。相信未來的DRAM市場將會是多種結(jié)構(gòu)并存的局面。

數(shù)據(jù)帶寬

所謂數(shù)據(jù)帶寬就是內(nèi)存的數(shù)據(jù)傳輸速度，它是衡量內(nèi)存性能的重要標準。通常情況下，PC133的SDRAM在額定頻率(100MHZ)下工作時，其峰值傳輸速度可以達到800MB/秒。工作在133MHZ下的PC133內(nèi)存，其峰值傳輸速度已經(jīng)達到了1.06GB/秒，這一速度比PC100內(nèi)存提高了200MB/S，在實際使用中，其性能的提高是很明顯的。對于DDR內(nèi)存而言，由于在同一個時鐘的上升和下降沿都能傳輸數(shù)據(jù)，所以工作在133MHZ時，它的實際傳輸速度可以達到2.1 GB/S的水準，也就是普通SDRAM內(nèi)存工作在266MHZ下所擁有的帶寬。此外，雙通道的PC800的Rambus DRAM內(nèi)存其數(shù)據(jù)傳輸帶寬也達到了3.2GB/S速度。